Ein VHDL basierter Gigabit Ethernet Protokollstapel für FPGAs

2 Mar 2015, 16:10
20m
S3 (DESY, Zeuthen)

S3

DESY, Zeuthen

Platanenallee 6 15738 Zeuthen Germany

Speaker

Philipp Födisch (HZDR)

Description

Mit diesem Beitrag wird ein Protokollstapel für einen ethernet-basierten Datenaustausch mit einem FPGA vorgestellt. Für den schnellen und verbindungslosen Datenaustausch ist das User Datagram Protocol (UDP) ein schlankes Protokoll der Transportschicht. Die dynamische Erzeugung der UDP Paketrahmen benötigt eine vollständige Abbildung der zugrunde liegenden Netzwerkschichten (Internetschicht und Netzwerkschicht). Es wird eine VHDL basierte Architektur für einen Protokollstapel vorgestellt, welche die Protokolle UDP, IP, ICMP und ARP in einem FPGA integriert. Der Schichtenaufbau soll den maximalen Datendurchsatz ermöglichen. Es werden die Ergebnisse der Implementierung und Tests auf unterschiedlichen FPGA Plattformen gezeigt.

Primary author

Co-authors

Bert Lange (HZDR) Prof. Peter Kaever (HZDR)

Presentation materials

There are no materials yet.