

IMPLEMENTIERUNG EINES SKALIERBAREN RADAR-SYSTEMS

mit verteilter Datenerfassung auf Basis Xilinx RFSoC ZU25DR

26.03.2025 | Mathias Bachner, Ilja Bekman, Achim Mester, Georg Schardt | ITE



Member of the Helmholtz Association



Motivation

Konzept

Aufbau

Zusammenfassung

Ausblick



MOTIVATION

- Tomografisches Bodenradar, zylindrischer Aufbau, Durchmesser 1 m, Höhe 1,5 m
- Messung mit Ricker-Pulsen, Frequenzbereich 250 MHz – 1 GHz
- 2496 Antennen (13 Sektoren*3 Ringe*8 Zeilen*8 Spalten)
- Messung von jeder Antenne zu jeder Antenne (6 Millionen Messungen)
- Genauigkeit <25 ps, Messzeit <10 s





Scalable Multi-Channel Tomography Ground Penetrating Radar





Aufbau:

Ein

System für alle 2496 Antennen



Aufbau:

 Ein System f
ür alle 2496 Antennen

 1. Vereinfachung: Aufteilung auf Kacheln mit je 8x8 Antennen



Aufbau:

- Ein System f
 ür alle 2496 Antennen
- 1. Vereinfachung: Aufteilung auf Kacheln mit je 8x8 Antennen
- 2. Vereinfachung: 13 Verbindungen vom Master Board zu jedem Sector, Reihen per Daisy-chain.

Zeitebenen:

- Verkettung ergibt 3 Zeitebenen
- finale Kalibration der Zeitdifferenzen







HMC7044 mit Doppel PLL Aufbau



CLOCK

Clock Tree



Forschungszentrum

CLOCK

Synchronisierung



26.03.2025

CLOCK

Multi-Tile-Sync (MTS) im Xilinx RFSOC RFDC



- synchronisiert alle internen ADC+DAC Datenströme zum Sync signal
- das Sync-Signal in der Logik synchronisiert den FIFO Ausgang (AXI Stream)
- Verzögerung zwischen ADC Eingang und FIFO Ausgang kann nach MTS ausgelesen werden oder durch MTS eingestellt werden



NETZWERK





MASTER BOARD





Hardware







Hardware

HF Signalpfad:

- 8 ADC Pfade für parallele Messung von 8 Antennen
- 1 DAC Pfad, nur eine Antenne sendet
- Steuerung durch extra FPGA
 - ein SPI Bus f
 ür 8 PGAs
 - Pro Antenne 2 DOs pro Multiplexer = 128 DO
 - 17 8fach Multiplexer mit je 3 DO = 91 DO





Logik





Logik







8 ADCs * 16 Bit * 4 GS/s = 60 GiB/s



Mitglied der Helmholtz-Gemeinschaft



- 8 ADCs * 16 Bit * 4 GS/s = 60 GiB/s
- 400 ns/Frame \Rightarrow 2,5 MHz, 1024 Samples/Frame
- 256 ns Messzeit, 144 ns Pause
- 8 ADCs * 1024 Samples * 16 Bit / 400 ns = 38 GiB/s





- 8 ADCs * 16 Bit * 4 GS/s = 60 GiB/s
- 400 ns/Frame \Rightarrow 2,5 MHz, 1024 Samples/Frame
- 256 ns Messzeit, 144 ns Pause
- 8 ADCs * 1024 Samples * 16 Bit / 400 ns = 38 GiB/s
- 1024 Stacks, Erweiterung auf 32 Bit = 76 MiB/s





- 8 ADCs * 16 Bit * 4 GS/s = 60 GiB/s
- 400 ns/Frame \Rightarrow 2,5 MHz, 1024 Samples/Frame
- 256 ns Messzeit, 144 ns Pause
- 8 ADCs * 1024 Samples * 16 Bit / 400 ns = 38 GiB/s
- 1024 Stacks, Erweiterung auf 32 Bit = 76 MiB/s
- von allen 39 Base Boards: 2,9 GiB/s





- 8 ADCs * 16 Bit * 4 GS/s = 60 GiB/s
- 400 ns/Frame \Rightarrow 2,5 MHz, 1024 Samples/Frame
- 256 ns Messzeit, 144 ns Pause
- 8 ADCs * 1024 Samples * 16 Bit / 400 ns = 38 GiB/s
- 1024 Stacks, Erweiterung auf 32 Bit = 76 MiB/s
- von allen 39 Base Boards: 2,9 GiB/s
- Messzeit: 2496 Antennen * 8 Zeilen/Board * 1024 Stacks * 400 ns = 8,2 s



MQTT —Commands→

• MQTT überträgt vorab Parameter für Pulse (Form, Frequenz, Amplitude)





- MQTT überträgt vorab Parameter für Pulse (Form, Frequenz, Amplitude)
- Software generiert vor der Messung die Wellenformen und schreibt sie ins BRAM





- MQTT überträgt vorab Parameter für Pulse (Form, Frequenz, Amplitude)
- Software generiert vor der Messung die Wellenformen und schreibt sie ins BRAM
- BRAM wird ständig ausgelesen und an DAC übertragen



Timing

Messablauf in FPGA-Logik, kein Eingriff vom Prozessor.

CTRL

synchronisiert Trigger auf Clock-Signal





Timing

Messablauf in FPGA-Logik, kein Eingriff vom Prozessor.

- CTRL synchronisiert Trigger auf Clock-Signal
- Trigger an DAC zur Pulsgenerierung
- Trigger an ADC als "Frame"-Start





Timing

Messablauf in FPGA-Logik, kein Eingriff vom Prozessor.

- CTRL synchronisiert Trigger auf Clock-Signal
- Trigger an DAC zur Pulsgenerierung
- Trigger an ADC als "Frame"-Start
- nach 1024 Stacks Signal an Spartan um auf nächste Antennengruppe zu schalten ("next")





Timing

Messablauf in FPGA-Logik, kein Eingriff vom Prozessor.

- CTRL synchronisiert Trigger auf Clock-Signal
- Trigger an DAC zur Pulsgenerierung
- Trigger an ADC als "Frame"-Start
- nach 1024 Stacks Signal an Spartan um auf nächste Antennengruppe zu schalten ("next")
- nach 8 Zyklen Signal an DAC um nächste Wellenform zu laden ("select")

Prozessor bereitet die Sequenz vor und kümmert sich während der Messung nur um den Datentransfer.



Clock+

Trigger

CTRI

next

Spartan interface triga

Triager

DAC

ADC

MQTT

MQTT Broker:

- Server: zentraler Broker
- Master Board: Verbindung zum Server, lokale Kommunikation innerhalb des Master Board
- pro Base Board: Verbindung zum Server, lokale Kommunikation innerhalb des Base Board





Build Pipeline:

 Vivado erzeugt Logik

Xilinx RFSoC	Prozessor	
	Logik	DMA RFSOC (Vivado Xiinx IP) (Hard IP)



Build Pipeline:

- Vivado erzeugt Logik
- eigene IP Cores f
 ür Daten und Steuerung

Xilinx RFSoC	Prozessor	
	¥	
	Logi	DMA ADC_sink RFSOC DAC_source (Vivado Xilinx IP) (Ustom IP) (Ustom IP)



Build Pipeline:

- Vivado erzeugt Logik
- eigene IP Cores f
 ür Daten und Steuerung
- Petalinux erzeugt Linux System





Build Pipeline:

- Vivado erzeugt Logik
- eigene IP Cores f
 ür Daten und Steuerung
- Petalinux erzeugt Linux System
- Kernel Modul f
 ür DMA Integration





Build Pipeline:

- Vivado erzeugt Logik
- eigene IP Cores f
 ür Daten und Steuerung
- Petalinux erzeugt Linux System
- Kernel Modul für DMA Integration

UIO für restliche Logik





ZUSAMMENFASSUNG

- Modularer Aufbau erlaubt skalierbares System
- geforderte Spezifikation erreichbar
- Messablauf in Logik erlaubt sehr schnellen Betrieb
- MQTT Steuerung und Überwachung funktioniert



AUSBLICK

- Störsignale müssen noch genauer untersucht werden
- Timing-Stabilität des gesamten Systems unter Betriebsbedingungen muss validiert werden
- Datentransfer während der Messung muss noch validiert werden



Work in progress....



