3–5 Apr 2017
KIT - Campus SUED
Europe/Berlin timezone

Digitale Filter: Entwurf, Implementierung und Test mit FPGAs

5 Apr 2017, 08:39
24m
Gebäude 20.30 (KIT - Campus SUED)

Gebäude 20.30

KIT - Campus SUED

Englerstraße

Speaker

Philipp Födisch (HZDR)

Der Titel muss eingetragen sein.<BR> Für Aussteller: <BR>ein oder ein paar Stichpunkte<br> zum Sortiment.<BR><BR>Wer will, kann einen Abstrakt bereitstellen.<BR>Er wird dann mit dem Programm<BR> allen Teilnehmern bereitgestellt.

Eine digitalisierte Datenerfassung erfordert häufig auch eine anwendungsspezifische Datenverarbeitung. Grundlegende Funktionen der digitalen Signalverarbeitung basieren auf digitalen Filtern. FPGAs sind für solche Aufgaben hervorragend geeignet. Vor diesem Hintergrund wird beispielhaft der Entwurf einer Filterfunktion für zeitdiskrete Signale erklärt und mit Beispielen illustriert. Anschließend werden die Ergebnisse der Realisierung vorgestellt.

Bitte eintragen, ob ich den Vortrag<BR>"WIE GEHALTEN",<BR> "GAR NICHT"<BR> in die Proceedings aufnehmen darf, <BR>oder ob eine Version <BR>"NACHGEREICHT" wird. <BR> Ich "ENTSCHEIDE SPAETER" NACHGEREICHT

Primary author

Philipp Födisch (HZDR)

Presentation materials

There are no materials yet.